

09/1926202
JP01/330

PCT/JP01/00330

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

19.01.01

REC'D 09 MAR 2001

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日
Date of Application:

2000年 1月26日

4

出願番号
Application Number:

特願2000-017479

出願人
Applicant(s):

信越半導体株式会社


RECEIVED
FEB 11 2002
TC 1700

PRIORITY
DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH RULE 17.1(a) OR (b)

2001年 2月23日

特許庁長官
Commissioner,
Patent Office

及川耕造



出証番号 出証特2001-3009611

【書類名】 特許願

【整理番号】 75866-P

【提出日】 平成12年 1月26日

【あて先】 特許庁長官 近藤 隆彦 殿

【国際特許分類】 H01L 33/00

【発明者】

【住所又は居所】 群馬県安中市磯部2丁目13番1号

信越半導体株式会社 半導体磯部研究所内

【氏名】 竹野 博

【特許出願人】

【識別番号】 000190149

【住所又は居所】 東京都千代田区丸の内1丁目4番2号

【氏名又は名称】 信越半導体株式会社

【代表者】 小柳 俊一

【代理人】

【識別番号】 100080230

【住所又は居所】 東京都豊島区東池袋3丁目7番8号

若井ビル 302号

【弁理士】

【氏名又は名称】 石原 詔二

【電話番号】 03-5951-0791

【手数料の表示】

【予納台帳番号】 006921

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9804626

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 シリコンエピタキシャルウェーハの製造方法

【特許請求の範囲】

【請求項 1】 格子間酸素濃度が $6 \times 10^{17}/\text{cm}^3 \sim 10 \times 10^{17}/\text{cm}^3$ のシリコン基板に 1000°C 以上の温度でエピタキシャル層を形成したシリコンエピタキシャルウェーハに対して、 $450^\circ\text{C} \sim 750^\circ\text{C}$ の温度で熱処理を施すことを特徴とするシリコンエピタキシャルウェーハの製造方法。

【請求項 2】 前記熱処理を $500^\circ\text{C} \sim 700^\circ\text{C}$ で行うことを特徴とする請求項 1 に記載のシリコンエピタキシャルウェーハの製造方法。

【請求項 3】 前記エピタキシャルウェーハの基板抵抗率が $0.02 \Omega\text{-cm}$ 以下であることを特徴とする請求項 1 又は 2 に記載のシリコンエピタキシャルウェーハの製造方法。

【請求項 4】 前記エピタキシャルウェーハの基板のドーパントがボロン、ヒ素又はアンチモンであることを特徴とする請求項 1 ～ 3 のいずれか 1 項に記載のシリコンエピタキシャルウェーハの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、インターナルゲッタリング能力を有するシリコンエピタキシャルウェーハの製造方法に関する。

【0002】

【関連技術】

従来、一般に IC や LSI 等の半導体装置を作製する半導体ウェーハとしては、チヨクラルスキー法（CZ 法）によって育成したシリコン単結晶からウェーハを切り出し、表面を鏡面研磨して製造したシリコン単結晶ウェーハ（CZ シリコン鏡面ウェーハ）が用いられる。CZ 法で育成した単結晶中には過飽和の格子間酸素が含まれており、結晶引き上げ工程中の固化してから室温まで冷却されるまでの熱履歴の間に、格子間酸素は析出され、酸素析出核が形成される。IC 等の製造工程において熱処理が施されると、この酸素析出核が成長して酸素析出が進行し、半導体

ウェーハ内部に酸素析出物に起因する微小欠陥が発生する。

【0003】

このような酸素析出物による微小欠陥は、半導体ウェーハの内部領域（バルク領域）に存在する場合には、いわゆるインターナルゲッターリング（Internal Gettering: IG）により重金属不純物等を捕獲するゲッターサイトとして働き、好適である。しかし、半導体ウェーハの表面近傍のデバイス作製領域に存在すると、デバイス特性の劣化が生じて、歩留まりに直接悪影響を及ぼすことが知られている。

【0004】

近年、半導体ウェーハ表面近傍の半導体デバイスの作製領域を無欠陥化するために、CZシリコン鏡面ウェーハ（以下シリコンウェーハ又はシリコン基板ということがある）に変わって、CZシリコン鏡面ウェーハ上に気相成長によってシリコン単結晶を堆積させたエピタキシャルウェーハの需要が高まっている。図6（a）に示すごとく、CZシリコン鏡面ウェーハ10では、結晶引き上げ工程において結晶が固化してから室温まで冷却される間に、多数の酸素析出核12が形成されるため、半導体デバイスの製造工程でその析出核が成長することにより、酸素析出が進行する。

【0005】

しかし、エピタキシャル層14を成長させたエピタキシャルウェーハ16では、エピタキシャル成長工程が1000℃以上の高温であるために、図6（b）に示すごとく、CZ結晶の引き上げ工程で形成された多数の酸素析出核12がエピタキシャル成長工程で溶体化して、半導体デバイスの製造工程での酸素析出がCZ鏡面ウェーハと比較して抑制される。従って、エピタキシャルウェーハではIG能力が低下することに問題があった。この問題を解決するための従来技術としては、サンドブラスト（SB）法や裏面にポリシリコン膜を堆積させる方法（PBS法）等のイクスターナルゲッターリング（External Gettering: EG）手法が挙げられる。

【0006】

このようなEG手法であると、半導体デバイスの作製領域（表面）とゲッターリングサイト（裏面）との距離が遠くなり、不純物を捕獲するのに時間がかかるこ

とが問題となる。この事情は、半導体デバイスの製造工程が低温化すると、不純物が裏面まで拡散するために必要な時間が長くなるため、さらに顕著となる。

【 0 0 0 7 】

従って、半導体デバイスの作製領域（表面）とゲッタリングサイト（バルク）との距離が近いIG手法を用いることが望ましい。しかし、エピタキシャルウェーハでは、半導体デバイスの製造工程での酸素析出がCZ鏡面ウェーハと比較して抑制されるために、IG能力が劣るという問題があった。

【 0 0 0 8 】

一方、エピタキシャルウェーハにIG処理を施す技術としては特許第2725460号公報に記載のものが知られている。しかし、特許第2725460号公報記載の技術によれば、酸素濃度がかかなり高い($16 \sim 19 \times 10^{17} / \text{cm}^3$)シリコン基板を対象としたものであるため、酸素析出が過多になり、基板強度が低下する可能性がある。また、当該公知技術によれば、主としてSbが高濃度にドーピングされたウェーハを対象としているものであるため、Sb濃度が高い結晶を引き上げる必要があるが、その際、シリコン融液からの酸素の蒸発により、引き上げた結晶のトップからボトムにかけての酸素濃度が激減してしまうという問題があった。従って、このような高酸素濃度のウェーハに限定すると、引き上げ結晶のごく一部からしかウェーハを作製することができず、生産性が悪化するという新たな問題が生じてしまう。

【 0 0 0 9 】

【発明が解決しようとする課題】

本発明はこのような従来技術における問題点に鑑みなされたもので、エピタキシャル成長工程で酸素析出核が減少したエピタキシャルウェーハに対して、450℃～750℃の温度で熱処理を施すことにより新たに酸素析出核を形成させて、その後のデバイス製造工程で酸素析出が進行するようにしたIG能力を有するエピタキシャルウェーハ、特にシリコン基板として比較的低酸素濃度のウェーハを用いても、酸素析出物を効果的に増加させることができるようにしたエピタキシャルウェーハの新規な製造方法を提供することを目的とする。

【 0 0 1 0 】

【課題を解決するための手段】

本発明のシリコンエピタキシャルウェーハの製造方法は、格子間酸素濃度が $6 \times 10^{17}/\text{cm}^3 \sim 10 \times 10^{17}/\text{cm}^3$ のシリコン基板に1000℃以上の温度でエピタキシャル層を形成したシリコンエピタキシャルウェーハに対して、450℃～750℃の温度で熱処理を施すことを特徴とする。上記熱処理温度としては500℃～700℃がさらに好ましい。

【0011】

また、本発明方法においては、N型で析出しにくいことが知られている抵抗率が $0.02 \Omega\text{-cm}$ 以下のシリコン基板（エピタキシャル層を形成するウェーハ）や、P型の $0.02 \Omega\text{-cm}$ 以下のシリコン基板を用いたエピタキシャルウェーハに対して、450℃～750℃の温度で熱処理を施すことにより、より効果的に酸素析出核を形成させることができる。上記基板のドーパントとしては、ボロン（B）、ヒ素（As）又はアンチモン（Sb）を用いるのが好適である。

【0012】

【発明の実施の形態】

以下に本発明の実施形態を添付図面中、図1に基づいて説明する。

【0013】

図1（a）及び（b）は、前述した従来のエピタキシャルウェーハの製造方法と同様であり、シリコンウェーハ10にはCZ結晶の引き上げ工程で形成された多数の酸素析出核12が存在する〔図1（a）〕が、このシリコンウェーハ10上にエピタキシャル成長工程において1000℃以上、例えば1100～1150℃程度の高温処理によってエピタキシャル層14を成長させると、多数の酸素析出核12が溶体化し、酸素析出核12の数は大幅に減少してしまう〔図1（b）〕。

【0014】

本発明の特徴的工程は図1（c）に示されるごとく、この酸素析出核12の減少したエピタキシャルウェーハ16に対して450℃～750℃の熱処理を少なくとも30分施すことによって多数の酸素析出核18を新たに発生させることである。このように新たに多数の酸素析出核18をさせておくことによって、その後のデバイス製造工程で酸素析出が進行し、IG能力の低下のないエピタキシャルウェーハ

を得ることができるものである。

【0015】

【実施例】

以下に実験例をあげて本発明をさらに具体的に説明する。尚、本実験例に用いたシリコン基板の酸素濃度は、不活性ガス融解法による測定値を、通常抵抗率（ $1 \sim 20 \Omega\text{-cm}$ ）の基板を用いて求められたフーリエ交換赤外分光法と不活性ガス融解法との相関関係に基づいて換算されたものであり、酸素濃度の単位は、日本電子工業振興会（JEIDA）の基準を用いたものである。

【0016】

（実験例1）

抵抗率が約10、0.016及び0.008 $\Omega\text{-cm}$ のBドーブシリコン基板を準備した。基板直径は8インチ、結晶方位は $\langle 100 \rangle$ 、初期酸素濃度は $6 \sim 8 \times 10^{17}/\text{cm}^3$ （12～16ppma）である。これらのシリコン基板上に、エピタキシャル成長（以下、エピ成長とことがある）によりシリコン単結晶を堆積させて、1100℃のエピタキシャルウェーハを作製した。このエピタキシャルウェーハに対して、400℃から800℃の間の温度で4時間の熱処理を施した。その後、800℃/4時間+1000℃/16時間の酸素析出熱処理を施して、内部欠陥密度を赤外散乱トモグラフィ法により評価した。装置は、三井金属鉱業社製M0-401を用いた。

【0017】

図2にエピ成長後の熱処理温度と内部欠陥密度との関係を示す。これを見ると温度に依存して内部欠陥密度が高くなっており、450～750℃、特に500～700℃で密度が高くなっている。さらに基板抵抗率が低いほど熱処理の効果が大きくなっている。内部欠陥密度の約 $2 \times 10^{10}/\text{cm}^3$ は本測定条件での検出上限である。これより高い密度の場合は、欠陥が重なり合うために区別できなくなる。

【0018】

（実験例2）

実験例1で準備したエピタキシャルウェーハの中で、基板抵抗率が0.016及び0.008 $\Omega\text{-cm}$ のエピタキシャルウェーハに対して、400℃から800℃の間の温度で30分の熱処理を施した。その後、実験例1と同様に800℃/4時間+1000℃/16時間の

酸素析出熱処理を施して、内部欠陥密度を赤外散乱トモグラフィ法により評価した。

【0019】

図3にエピ成長後の熱処理温度と内部欠陥密度との関係を示す。温度に依存して、内部欠陥密度が高くなっている。さらに基板抵抗率が低いほど熱処理の効果が大きくなっている。このことから、エピ成長後の熱処理時間が30分でも十分に効果があることがわかる。

【0020】

(実験例3)

抵抗率が 0.012 及び $0.009\Omega\text{-cm}$ のAsドーブシリコン基板を準備した。基板直径は6インチ、結晶方位は $\langle 100 \rangle$ 、初期酸素濃度は $7\sim 9 \times 10^{17}/\text{cm}^3$ ($14\sim 18\text{ppma}$)である。これらのシリコン基板上に、 1100°C のエピタキシャル成長によりシリコン単結晶を堆積させて、エピタキシャルウェーハを作製した。このエピタキシャルウェーハに対して、 400°C から 800°C の間の温度で4時間の熱処理を施した。その後、 $800^\circ\text{C}/4\text{時間}+1000^\circ\text{C}/16\text{時間}$ の酸素析出熱処理を施して、内部欠陥密度を赤外散乱トモグラフィ法により評価した。

【0021】

図4にエピ成長後の熱処理温度と内部欠陥密度との関係を示す。温度に依存して、内部欠陥密度が高くなっている。このことから、エピ成長後の熱処理はAsドーブ基板に対しても効果があることがわかる。

【0022】

(実験例4)

抵抗率が $0.02\Omega\text{-cm}$ のSbドーブシリコン基板を準備した。基板直径は8インチ、結晶方位は $\langle 100 \rangle$ 、初期酸素濃度は $8\sim 10 \times 10^{17}/\text{cm}^3$ ($16\sim 20\text{ppma}$)である。このシリコン基板上に、 1100°C のエピタキシャル成長によりシリコン単結晶を堆積させて、エピタキシャルウェーハを作製した。このエピタキシャルウェーハに対して、 400°C から 800°C の間の温度で12時間の熱処理を施した。その後、 $800^\circ\text{C}/4\text{時間}+1000^\circ\text{C}/16\text{時間}$ の酸素析出熱処理を施して、内部欠陥密度を赤外散乱トモグラフィ法により評価した。

【 0 0 2 3 】

図 5 にエピ成長後の熱処理温度と内部欠陥密度との関係を示す。温度に依存して、内部欠陥密度が高くなっている。このことから、エピ成長後の熱処理は Sb ドープ基板に対しても効果があることがわかる。

【 0 0 2 4 】

(比較例 1)

実験例 1 ～ 4 と同じ条件でエピタキシャルウェーハを作製した後に、400℃から 800℃の熱処理を行わずに、800℃/4時間 + 1000℃/32時間の酸素析出熱処理を施して、内部欠陥密度を赤外散乱トモグラフィ法により評価した。その結果、何れの基板抵抗率のエピタキシャルウェーハにおいても、内部欠陥密度は $10^6/\text{cm}^3$ オーダー以下となった。

【 0 0 2 5 】

上述した実験例 1 ～ 4 及び比較例 1 の結果から、シリコンエピタキシャルウェーハに 450℃～750℃、好ましくは 500℃～700℃の熱処理を施すことにより、内部欠陥密度を高くできることがわかった。また、何れのドーパントの場合も効果があることがわかった。さらに、B ドープの場合は、基板抵抗率が低いほど効果的であることがわかった。

【 0 0 2 6 】

【発明の効果】

以上述べたごとく、本発明によれば、シリコンエピタキシャルウェーハに対して、450℃～750℃の温度で熱処理を施すことにより、IG能力を有するエピタキシャルウェーハ、特にシリコン基板として比較的低酸素濃度のウェーハを用いても酸素析出物を効果的に増加させることができるエピタキシャルウェーハを製造できるものである。

【図面の簡単な説明】

【図 1】 本発明方法のエピタキシャルウェーハの製造方法を工程順に示すシリコンウェーハの断面図である。

【図 2】 実験例 1 における熱処理温度とエピタキシャルウェーハの内部欠陥密度の関係を示すグラフである。

【図3】 実験例2における熱処理温度とエピタキシャルウェーハの内部欠陥密度の関係を示すグラフである。

【図4】 実験例3における熱処理温度とエピタキシャルウェーハの内部欠陥密度の関係を示すグラフである。

【図5】 実験例4における熱処理温度とエピタキシャルウェーハの内部欠陥密度の関係を示すグラフである。

【図6】 従来のエピタキシャルウェーハの製造方法を工程順に示すシリコンウェーハの断面図である。


【符号の説明】

10：シリコンウェーハ、12：酸素析出核、14：エピタキシャル層、16：エピタキシャルウェーハ、18：新たに発生した酸素析出核。


【書類名】

図面


【図1】




【図2】




【図3】




【図 4】



【図 5】



【図 6】



【書類名】 要約書

【要約】

【課題】

エピタキシャル成長工程で酸素析出核が減少したエピタキシャルウェーハに対して、450℃～750℃の温度で熱処理を施すことにより新たに酸素析出核を形成させて、その後のデバイス製造工程で酸素析出が進行するようにしたIG能力を有するエピタキシャルウェーハ、特にシリコン基板として比較的低酸素濃度のウェーハを用いても、酸素析出物を効果的に増加させることができるようにしたエピタキシャルウェーハの新規な製造方法を提供する。

【解決手段】

格子間酸素濃度が $6 \times 10^{17}/\text{cm}^3 \sim 10 \times 10^{17}/\text{cm}^3$ のシリコン基板に1000℃以上の温度でエピタキシャル層を形成したシリコンエピタキシャルウェーハに対して、450℃～750℃の温度で熱処理を施すようにした。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号 [000190149]

1. 変更年月日 1990年 8月 7日

[変更理由] 新規登録

住 所 東京都千代田区丸の内1丁目4番2号

氏 名 信越半導体株式会社

THIS PAGE BLANK (USPTO)

THIS PAGE BLANK (USPTO)

BEST AVAILABLE COPY